历史首次！三星将使用长江存储专利技术

据韩国媒体ZDNet Korea2月24日报道称，三星电子近期已与中国存储芯片厂商长江存储签署了开发堆叠400多层NAND Flash所需的“混合键合”（Hybrid Bonding）技术的专利许可协议，以便从其第10代（V10）NAND Flash产品（430层）开始使用该专利技术来进行制造。

报道称，三星之所以选择向长江存储获取“混合键合”专利授权，主要由于目前长江存储在“混合键合”技术方面处于全球领先地位。并且三星经过评估认为，从下一代V10 NAND开始，其已经无法再避免长江存储专利的影响。

3D NAND为何需要“混合键合”技术？

过去传统的NAND Flash制造是只使用一块晶圆，NAND 阵列和CMOS电路的集成要么是将CMOS电路放置在单元阵列旁边（CMOS Next Array 或 CAN），要么将CMOS电路放置在 NAND 阵列 (CUA) 下方。

大多数 NAND Flash供应商在其最初的 3D NAND 工艺中实施 CAN 方法，然后在后续工艺中迁移到 CUA架构。仅美光和Solidigm 在 32 层 3D NAND 路线图之初就实施了 CUA架构。随后三星、SK海力士也转向了CUA架构，三星称之为COP（Cell-on-Perry），SK海力士称之为PUC（Cell-Under-Cell）。

在传统3D NAND架构中，外围电路约占芯片面积的20~30%。而随着3D NAND技术堆叠到128层甚至更高，外围电路所占据的芯片面积或将达到50%以上，这也造成了存储密度的降低。同时，这种方法最多可容纳300多层的NAND，否则施加于底部电路上的压力可能会对电路造成损坏。

为了解决这一问题，长江存储早在2018年推出了全新的Xtacking技术，推动了高堆叠层数的3D NAND制造开始转向了CBA（CMOS 键合阵列）架构。

△图片来源：YMTC

CBA 架构则是通过将两块独立的晶圆分别制造NAND阵列和外围CMOS逻辑电路，然后将CMOS逻辑电路堆叠在NAND阵列之上。

由于NAND晶圆和CMOS电路晶圆可以在不同的生产线上制造，因此可以使用各自优化的工艺节点分别生产，不仅可以缩短生产周期，还可以降低制造复杂度和成本。同时，CBA 架构也可以使得NAND芯片的每平方毫米的存储密度、性能和可扩展性可以进一步提高。

而对于采用CBA架构的NAND厂商来说，要想将分别用于制造NAND阵列和外围CMOS逻辑电路的两片晶圆进行完美的垂直互连，就必须要用到混合键合技术。

目前混合键合技术主要有两类，晶圆到晶圆（Wafer-to-Wafer, W2W）和裸片到晶圆（Die-to-Wafer, D2W）。

CBA架构的NAND正是基于W2W的混合键合技术，省去了传统芯片连接中所需的“凸点”（Bump），形成间距为10μm 及以下的互连，使得电路路径变得更短、I/O密度大幅提升，从而显著提高了传输速率，并降低了功耗，同时还减少芯片内部的机械应力，提高产品的整体可靠性。

同时，由于堆叠层数越来越高，未来NAND Flash前端的集成也由原来的NAND阵列（Array）+CMOS电路层堆叠，转向NAND阵列+NAND阵列+CMOS电路层堆叠，因此也带来更多的“混合键合”需求。

可以说，对于3D NAND厂商来说，要想发展400层以上的NAND堆叠，混合键合技术已经成为了一项核心技术。

长江存储已建立技术优势

作为率先转向CBA架构的3D NAND厂商，长江存储在2018年推出自研的Xtacking技术之后，在CBA架构方向上已经进行了大量的投资。2021年，长江存储还与Xperi达成DBI混合键合技术等相关专利组合许可。这些方面的积极投入都成为了长江存储能够快速在数年时间内在NAND Flash技术上追平国际一线厂商的关键。

目前，长江存储自研的Xtacking技术已经进展到了4.x版本，并且成功量产了160层、192层、232层产品。最新研究报告显示，长江存储今年早些时候还成功实现了2yy（预估270层）3D TLC（三级单元）NAND 商业化。

虽然目前头部的3D NAND大厂都已经量产了200层以上的3D NAND，并积极量产300层3D NAND，甚至开始向400层以上迈进。

比如，2024年11月，SK海力士宣布即将开始量产全球最高的321层3D NAND。三星随后也宣布将在国际固态电路会议（ISSCC）上展示了新的超过400层3D NAND，接口速度为5.6 GT/s。但是，长江存储2yy 3D NAND依然是目前已经商用的3D NAND产品当中堆叠层数最高、存储密度最高的。

TechInsights表示：“长江存储的2yy 3D NAND是我们在市场上发现的密度最高的NAND”，“最重要的是，它是业内第一个实现超过20Gb/mm?位密度的3D NAND”。

显然，虽然长江存储近年来发展受到了外部的各种限制，其依然凭借自研的Xtacking技术居于行业领先地位。这其中的关键在于，长江存储率先转向CBA架构，并实现了混合键合的技术良率稳定。在这过程当中，长江存储在Xperi混合键合技术基础上，也已经积累了非常多自研的混合键合技术和其他3D NAND制造技术专利。

值得一提的是，在2023年11月，长江存储在美国起诉3D NAND芯片大厂美国侵犯其8项3D NAND专利。

随后在2024年7月，长江存储又在美国起诉美光侵犯其11项专利。这也从侧面凸显了长江存储近年来在3D NAND领域丰富的技术专利积累。

大厂转向CBA架构迟缓

对于三星、SK海力士等传统3D NAND大厂来说，其在传统的单片晶圆生产方面具有很大的技术优势和产能优势。但是如果从传统的单片晶圆生产，转换到CBA 架构两片晶圆生产，无疑需要增加对新的洁净室空间和设备的额外投资，同时还将面临混合键合技术所带来的良率挑战，这也使得他们转向CBA架构的意愿并不积极。

作为从东芝半导体独立出来的铠侠，其是继长江存储之后首批采用CBA 架构技术大规模生产3D NAND产品的主要制造商，但是他们的基于CBA架构的第八代技术（BiCS8）的218层3D NAND直到2024年下半年才量产。

SK海力士和美光虽然分别在2020年和2022年向Xperi（子公司Adeia）拿到了混合键合技术的授权。但是，SK海力士、美光都计划2025年才量产基于CBA 架构的300层以上的3D NAND。三星则计划于2026年（最快2025年底）才量产基于CBA架构的第10代堆叠层数超过400层的V-NAND。

TechInsights 的 Jeongdong Choi 博士在最近接受记者采访时表示，“长江存储在如此短的时间内实施了超过 16 层和 232 层的层数，这令人惊讶。尽管面临设备采购上的限制，但似乎蚀刻、ALD（原子层沉积）工艺和翘曲预防工艺都得到了很好的优化。”

相比之下，“三星从V10开始，采用三重堆栈，总共使用两个晶圆的混合键合。由于工艺转换和新设施投资等许多变化，制造成本必然比长期使用混合键合的长江存储高得多。”Jeongdong Choi解释道。

难以规避的专利壁垒

正因为三星、SK海力士等大厂转向CBA架构的迟缓，使得它们在面对已经在CBA架构3D NAND和配套的混合键合技术上已持续投入多年的长江存储时，将会不可不避免的面临专利方面的障碍。

资料显示，目前混合键合技术专利主要被Xperi、长江存储和台积电所掌控。但是，Xperi这家公司主要是做技术许可，而台积电也主要是做逻辑芯片制造，显然长江存储在3D NAND研发制造过程当中所积累的混合键合技术专利对于其他3D NAND制造商来说，想要规避可能将面临更大的挑战。

ZDNet Korea报道称，多位知情人士表示，三星与长江存储签署“混合键合”技术专利许可协议，是因为三星的判断是“开发 V10、V11 和 V12 等下一代 NAND Flash，几乎不可能规避长江存储的专利”。

根据三星的计划，其目标是最快在今年年底开始量产V10，因此需要在此之前尽快解决相关专利问题。

所以，三星与长江存储签署了与混合键合专利相关许可协议的举动，被认为是一种通过友好合作，来加速技术开发的策略。不过，目前尚不清楚三星是否也获得了Xperi 等其他公司的专利许可。

对于长江存储来说，此次向三星这样的头部存储技术大厂提供专利许可，属于是中国存储产业历史上的首次，充分凸显了长江存储在3D NAND领域的技术创新实力。

值得一提的是，在得到了三星的认可之后，SK海力士等尚未量产CBA架构产品的3D NAND厂商后续可能也将会寻求向长江存储获取“混合键合”专利许可授权。